國產處理器公司龍芯近日發布了用于服務器市場的具有自主知識產權的新一代3D5000系列芯片。

具體來說，3D5000芯片是使用Chiplet（芯片粒）技術把兩塊之前發布的3C5000芯片互聯和封裝在一起，其中每塊3C5000芯片粒有16個核心，從而實現3D5000的32核設計。除了集成了32個LA464處理器核之外，龍芯3D5000還集成了64MB的L3 Cache，支持最多8個DDR4-3200 DRAM；在可擴展性方面，3D5000可以通過HyperTransport接口構建至多四路處理器，因此單機可以支持多達128核。

在性能方面，龍芯的這款芯片使用的是SMIC的12nm工藝，時鐘頻率可達2.2 GHz。跑分方面，單路和雙路服務器的SPEC CPU2006 Base實測可以超過400分和800分，預計四路服務器的分值可以達到1600分。根據時鐘頻率和跑分結果來看，該芯片性能大約和Intel 2015年的至強CPU（Xeon E5-4620， 2.1GHz，四塊芯片的SPEC CPU2006分數為1550）接近。

我們認為，龍芯的3D5000芯片對于國產自主產權處理器來說是一個重要的里程碑。其重要性不僅僅是由于它的性能在慢慢接近主流處理器水平（雖然還有一段距離），而且在于它使用了Chiplet技術。從芯片架構方面來看，龍芯還有相當的潛力可挖（對照的Intel Xeon E5-4620使用的是32nm工藝），處理器架構方面的技術也不是一朝一夕能解決的，而需要踏踏實實地積累技術——值得欣慰的是，龍芯已經宣布將于明年發布使用全新架構的處理器，其IPC（instruction per cycle，每時鐘周期指令執行數，是CPU最重要的指標之一）可望能達到AMD Zen3水平。另一方面，我們也看到使用12nm工藝確實對于該芯片的時鐘頻率給了很大的限制，在目前主流使用最先進半導體工藝的CPU時鐘頻率都在接近4GHz的時候，3D5000的時鐘頻率僅為其一半左右。但是，這也是3D5000芯片重要的原因，因為它使用了Chiplet技術，而Chiplet技術可望是能成為處理器（以及其他品類的芯片）突破半導體工藝限制瓶頸的最關鍵技術。

對于Chiplet技術來說，一方面必須在封裝和相關半導體工藝上做投入——從目前的技術來看，Chiplet以及相關的高級封裝技術正在越來越多地在半導體代工廠中完成（例如臺積電的InFO、CoWoS、SOIC等都是相當成功的Chiplet相關技術），而不是在封測廠中完成，因此中國的半導體代工廠也必須要努力開發相關的技術。另外，從芯片設計端來看，Chiplet為芯片設計帶來了更多的靈活度，開啟了更多的機會，但是同時也對于芯片架構設計提出了更高的要求，即如何針對Chiplet去開發最優的芯片架構，從而最大程度上利用Chiplet帶來的靈活度；例如目前AMD的最新一代處理器中把大量緩存放在了Chiplet中，這就是Chiplet給芯片架構帶來的一次更新。因此，如何利用Chiplet的帶來的機會讓中國半導體芯片行業更上一層樓，是需要中國的相關的半導體工藝、封裝和設計廠商協同努力的一個重要課題。